1.1　方案论证与比较 方案一：基于FPGA的系统总体设计方法。为了实现:(1)显示年、月、日、时、分、秒、星期，并且可以进行调整时间；(2)可以设定闹钟和整点报时的功能，数字时钟在总体上主要分为三大部分：输入人机界面部分、FPGA核心功能部分和输出界面部分，其系统设计框图如图1-1所示。 图1-1　基于FPGA的系统设计方框图 方案二：采用单片机技术来实现数字钟的功能。系统以AT89C51单片机为核心控制器件，它除了具备微机CPU的数值计算功能外，还具有灵活强大的控制功能，以便实时检测系统的输入量、控制系统的输出量，实现自动控制。与传统机械表相比，它具有走时精确,显示直观等特点。它的计时周期为24小时，显满刻度为“23时59分59秒”，另外具有校时功能， 断电后有记忆功能，恢复供电时可实现计时同步等特点。外围主要有串行通信器件实时时钟芯片DS1307等，使得系统线路简单可靠性高。系统结构框图如图1-2所示。 图1-2　基于单片机实现的数字时钟系统结构框图 单片机最小系统：其作用是和外围的时钟芯片通信，并控制数据传输的过程，采集时间信息并予以处理。 键盘模块：键盘模块可以设置时间信息，通过单片机写入时钟芯片，以更新时间；也可以设置闹钟，由单片机存入其内部RAM中。 时钟模块：此模块由专用的实时时钟芯片构成，由它提供实时的日历时钟信息。 液晶显示模块：单片机读取时钟芯片DS1307中的信息，通过液晶显示器实时显示。采用LCD作为显示器，具有界面友好、功耗低的优点。 闹钟模块：单片机主控模块读取日历芯片中的时间信息，与所设置的闹钟时间相比较，若相同时，闹钟模块工作闹钟模块。 电源模块：用220V市电经整流、滤波、稳压后，输出稳定的+5V的直流电为其供电。 1.2　方案确定 综合考虑以上两种方案的优缺点以及题目的基本要求和发挥要求，在本设计中，我采用了第二种方案，即采用单片机来实现数字时钟的功能为我此次设计的方案。 2.2.4　DS1307硬件电路设计 DS1307采用与CPU进行通信，电路连接简单。DS1307的内部振荡电路结构如图2-7所示，在芯片内部连接有两个电容，目的是为了使晶振起振，所以在电路设计中就不需要另外再加电容了。 图2-7　DS1307的内部振荡电路 时钟模块电路如图2-8所示，其中晶振采用的是32.768kHz，经内部电路分频后可获得一个标准的秒脉冲信号；电阻R3、R4是I2C总线的上拉电阻。 图2-8　DS1307的电路连接 2.3　闹铃模块 系统采用蜂鸣器作为闹铃输出，电路连接如图2-9所示。电路中采用PNP管Q1来控制蜂鸣器的开关，由图可以看出：当P2.3引脚为高电平时，PNP管截止，蜂鸣器不工作；当P2.3引脚为低电平时，PNP管导通，蜂鸣器工作。其中R9为限流电阻。 断电后有记忆功能，恢复供电时可实现计时同步等特点。外围主要有串行通信器件实时时钟芯片DS1307等，使得系统线路简单可靠性高。系统结构框图如图1-2所示。 图1-2　基于单片机实现的数字时钟系统结构框图 单片机最小系统：其作用是和外围的时钟芯片通信，并控制数据传输的过程，采集时间信息并予以处理。 键盘模块：键盘模块可以设置时间信息，通过单片机写入时钟芯片，以更新时间；也可以设置闹钟，由单片机存入其内部RAM中。 时钟模块：此模块由专用的实时时钟芯片构成，由它提供实时的日历时钟信息。 液晶显示模块：单片机读取时钟芯片DS1307中的信息，通过液晶显示器实时显示。采用LCD作为显示器，具有界面友好、功耗低的优点。 闹钟模块：单片机主控模块读取日历芯片中的时间信息，与所设置的闹钟时间相比较，若相同时，闹钟模块工作闹钟模块。 电源模块：用220V市电经整流、滤波、稳压后，输出稳定的+5V的直流电为其供电。 1.2　方案确定 综合考虑以上两种方案的优缺点以及题目的基本要求和发挥要求，在本设计中，我采用了第二种方案，即采用单片机来实现数字时钟的功能为我此次设计的方案。 2.2.4　DS1307硬件电路设计 DS1307采用与CPU进行通信，电路连接简单。DS1307的内部振荡电路结构如图2-7所示，在芯片内部连接有两个电容，目的是为了使晶振起振，所以在电路设计中就不需要另外再加电容了。 图2-7　DS1307的内部振荡电路 时钟模块电路如图2-8所示，其中晶振采用的是32.768kHz，经内部电路分频后可获得一个标准的秒脉冲信号；电阻R3、R4是I2C总线的上拉电阻。 图2-8　DS1307的电路连接 2.3　闹铃模块 系统采用蜂鸣器作为闹铃输出，电路连接如图2-9所示。电路中采用PNP管Q1来控制蜂鸣器的开关，由图可以看出：当P2.3引脚为高电平时，PNP管截止，蜂鸣器不工作；当P2.3引脚为低电平时，PNP管导通，蜂鸣器工作。其中R9为限流电阻。