VHDL编写testbench 初步

testbench,modelsim仿真工具

里面详细讲解了testbench的一些常用库，学习testbench书写，不错的教程.

Testbench study notes

简单verilogtestbench`timescale1ns/1nsmoduletb_jet_ctrl_top();parameterU_DLY=1;integeri;regrst_n;regclk

用testbench仿真

适合初学者的FPGAtestbench编写方法。纯个人经验总结，欢迎下载

calculator-testbench

从opencore下载的vhdl编写的can总线控制器，可以编译，可以仿真。

VHDL编写的自动售货机设计FPGA模块模拟自动售货机的工作过程，要求如下（1）售货机有两个进币孔，可以输入硬币和纸币，售货机有两个进币孔，一个是输入硬币，一个是输入纸币，硬币的识别范围是5角和1元的

用VHDL编写的4路抢答器，通过试验箱测试，能精确到0.01s