本工程是基于quartusII下的仿真，所有信号处理都在基带数字信号下运行。包括m序列的产生，dsss直扩，FIR匹配滤波器实现的同步以及解扩，代码是Verilog语言，完整运行。