Virtex_5GTP和Virtex_6GTX间匹配通信研究及应用.pdf

xapp858的中文翻译版，介绍的十分详细

XILINXVirtex-5ml50x原理图ml50x

Xilinx FPGA Virtex5 ML505/506/507 Getting Started Tutorial

本文在研究PCI-Express接口协议和PCI-Express Endpoint Block硬核的基础上,使用Virtex5LXT50 FPGA芯片设计PCI Express接口硬件电路,实现PCI

随着USB3.0、SATA3.0、PCI-E2.0等新串行规范的发布以及更高速的串并/并串转换单元(SERDES)芯片的推出引起了业界对高速差分串行数据传输的无限憧憬。为了解决下一代无线通信基站中多天

Virtex®-5设备是通过将特定于应用程序的配置数据(位流)加载到内部内存来配置的。由于XilinxFPGA配置内存是易失性的，所以必须在每次充电时对其进行配置。位流通过特殊配置的引脚加载到设备中。

该 指 南 主 要 针 对 目 前 信 息 处 理 室 大 量 使 用 的 Virtex5 系 列 FPGA XQ5VFX130T-2EF1738I，介绍其 RocketIO 高速串行收发器——GTX

Virtex-5中动态DCM的设计方法(2)-可编程器件-EDN，本文提供了一个动态设计DCM的方法思想，供读者参考。

数据损坏是与数据传输和存储有关的首要问题。只要是在通道上传输数据,就总会有出现某些错误的有限概率。 关键是接收模块要能区分无错消息和有错消息。检错有多种方法,其中大多数都是专门为此目的引入冗余位。

Xilinx公司发布其新的 Virtex-5 系列领域优化现场可编程门阵列 (FPGA),该系列基于业界的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric 技术和经过