使用verilogHDL状态机设计,完成状态的转移和输出