【 摘要 】 本文采用V HDL语言， 运用 自顶向下的设计思想， 将 系统按功能逐层分割的层次化设计 方法 ， 使 用 Mux+p l u s 2集 成 开发 环境 进 行 编辑 ． 逻 辑 综合 自动的 把 VHDL描 述转 变 门级 电路 ． 然 后 进 行渡 形仿 真 ， 最后 通 过 编程 电缆将 所 设计 的 内容 下栽 到 CP L D 器件 中 ． 最 终 实现 了 电子钟 的 设 计 。