基于FPGA的奇偶校验码，低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路实现LDPC码的编码，在QuartusⅡ开发平台上，应用VHDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供依据。