Verilog 设计与验证——逻辑验证与Testbench 编写