数字钟的设计原理图
数字钟的设计原理图,内容清晰,准确,按要求完成
用户评论
推荐下载
-
基于FPGA的数字钟的设计
基于FPGA的数字钟的设计,具有显示时间、定时、整点报时等功能!绝对牛叉
32 2019-04-29 -
基于VHDL的数字钟的设计
本人的一个课程设计题目,设计数字钟,其中分和时可调,包括去抖动部分
22 2018-12-25 -
旋转钟的LED数字钟
LED digital clock with rotating clock
30 2019-06-27 -
数字钟代码
CO EQU 200 ;5ms中断计数时间常数,表示1s计数200次BUF EQU 30HHOUR EQU 34HMIN EQU 35HSEC EQU 36HDEDA EQ
24 2019-02-16 -
pic数字钟
pic16f887 ds1307 tc74 课程设计报告
18 2019-02-18 -
VHDL数字钟
此为使用VHDL写的一个数字时钟,附带闹钟和整点报时的功能,可以实现对数字钟及其闹钟时分秒的调整。显示使用六位共阴极数码管显示。
40 2019-03-14 -
数字钟_verilog
数字钟 verilog HDL 实验要求:使用Verilog HDL或VHDL语言编程实现数字钟基本功能 实验仪器:FPGA集成实验箱
34 2019-01-23 -
EDA数字钟
该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能
32 2019-02-25 -
数字钟vhdl
用VHDL语言编写的一个数字钟
35 2019-02-26 -
quartus数字钟
高低电平触发数码管的亮暗,实现模拟数字钟。
26 2019-07-26
暂无评论