基于isplever的电子钟设计

摘 要：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路

Proteus,keilC51联调仿真的电子钟程序,包括电路图,汇编程序。功能有电子钟,日历,闹钟

计时和校时：可以计时并校时，时间用24h制显示。 （2） 日历：显示年、月、日并可以对其进行设定。 （3） 跑表：启动、停止、显示和清除。

采用了ISE11.3，仿真工具使用modelsim6.5SE，将modelsim的编译优化关闭——设置modelsim.ini中的VoptFlow=0，器件选择virtex4xc4vlx60-12ff

1.> 利用单片机最小系统设计一个电子钟(不能采用单片机开发系统); 2.> 用8255扩展键盘及显示接口; 3.> 显示方式:** 时** 分** 秒; 4.> 时间可以任意

加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存。于是老师在单片机理论课程学习的基础上，为我们安排了一个涉及MCS—51单片机多种资源应用及具

，该电子钟完全由数字电路组成，不含单片机。利用555芯片产生秒脉冲，74ls90作为计数器，也可以换做其他的芯片，输出经74ls48译码后驱动共阴极数码管。并具有手动设置时间的功能，通过两个按键可以调

关键词：FPGA技术，VHDL语言，计数器，译码器，比较器

单片机系统的电子钟设计与仿真可设定时间、日期、设定闹钟

基于51单片机的电子钟电路图仿真，c程序，已仿真成功。