DDS_FPGA_VHDL实现

一个用verilog编写的DDS，基本上是模仿ad9850芯片编写的。其中DA芯片用的是AD9767，fpga用的是xilinxspartan6的，最高工作时钟为125MHz，该频率下最高可产生10M

简易FPGADDS模块，默认程序扫频0-20HZ，可以用SignalTapII观察输出。默认步进1Hz

DDS的原理，产生算法说明文件，为PDF格式

用VHDL语言写的双路DDS的程序，通过频率和相位控制字来控制两路正弦信号的频率和相位差。

利用FPGA控制产生的DDS正弦波发生程序，自测可用，并且编写了TESTBENCH,通过了modelsim的仿真。非常有用~~~~~~

基于fpga，实现dds的设计，有完整的工程，及用modelsim仿真，对以后的学习会有很大帮助。

里面包含了搭建DDS工程的Verilog代码，包含了NiosII软核的搭建，包含了一些图形界面的设计。

我的课程小结，DDS信号发生器基于FPGA完整设计流程，与VERILOG代码

fpgaDDS信号发生器包含fpga于msp430F149通信程序可实现输出频率，相位幅度的精确控制，控制简单，稳定性好系统设计方案本文提出的采用DDS作为信号发生核心器件的全数控函数信号发生器设计方

【FPGA】DDS信号发生器，频率可调（通过clk分频来调节），相位可调(通过更改mif文件或者改变寻址起始位置)