EDA60进制分频器
建议quartus 9.1版本使用,频率分频器,60进制,包含进位信号
用户评论
推荐下载
-
分频器空芯电感计算器
主要应用于音箱分频器空心电感线圈的匝数计算,可以设置定义的电阻要求,低音单元电感要求阻值要低,中高音可以放宽阻值要求。
13 2020-07-18 -
音箱扬声器分频器功放详解
本文主要详解音箱、扬声器、分频器、功放,首先介绍了音箱的组成、原理、分类及性能指标,其次介绍了扬声器的原理和使用方法,详细的阐述了分频器、功放的原理及作用,具体的跟随小编一起来了解一下。 一、音箱详
6 2021-02-24 -
FPGA奇数和偶数分频器和半整数及任意小数分频器设计
在 FPGA 上实现了奇数和偶数分压器、半整数和任意小数分压器的设计。
34 2019-06-21 -
定阻型功率分频器的设计与制作三_二阶功率分频器
定阻型功率分频器的设计与制作(三)-二阶功率分频器
7 2022-07-01 -
任意数值分频器的FPGA实现
本文介绍了一种基于FPGA的多数值分频器的设计,该分频器可以实现占空比及分频系数可调,其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FP
7 2021-01-31 -
verlog HDL语言奇数分频器
用FPGA实现占空比为50%的方波的奇数分频,语言为verlog HDL,已仿真验证OK
8 2020-08-21 -
任意奇数分频器Verilog代码
代码直接实现5分频,修改代码中的n值可以实现相应的n分频,n为奇数。
17 2019-01-11 -
基于FPGA的分频器的实现
详细描述了基于FPGA的偶数分频以及奇数分频的各种实现方法,并分别作了比较
18 2019-05-06 -
基于FPGA的任意分频器设计
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太
11 2020-08-30 -
奇数分频器的VerilogHDL实现
本程序采用双计数器实现奇数分频器的设计,通过对源代码里的相关变量进行赋值,可以实现任意占空比为50%的奇数分频器。
21 2019-02-16
暂无评论