EDA60进制分频器

zhanghaihz 33 0 ZIP 2019-04-17 02:04:57

建议quartus 9.1版本使用，频率分频器，60进制，包含进位信号

推荐下载

本软件可以迅速、准确的计算出扬声器系统(音箱)的分频器数值,可以计算6dB/Oct至24dB/Oct的二分频和多路分频电容及电感数值。多路分频是二分频与多路带通分频器的组合。比如三分频系统,是低通(低

主要应用于音箱分频器空心电感线圈的匝数计算,可以设置定义的电阻要求,低音单元电感要求阻值要低,中高音可以放宽阻值要求。

在 FPGA 上实现了奇数和偶数分压器、半整数和任意小数分压器的设计。

定阻型功率分频器的设计与制作(三)-二阶功率分频器

本文介绍了一种基于FPGA的多数值分频器的设计,该分频器可以实现占空比及分频系数可调,其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FP

为发展TD—SCDMA,需要发展全线的TD产业链,其中射频芯片是一个重要的瓶颈。在TD-SCDMA系统收发信机设计中,将采用零中频结构,这就要求本振信号的频率与系统射频频率相同。所以片上锁相环的设计非

用FPGA实现占空比为50%的方波的奇数分频,语言为verlog HDL,已仿真验证OK

代码直接实现5分频,修改代码中的n值可以实现相应的n分频,n为奇数。

详细描述了基于FPGA的偶数分频以及奇数分频的各种实现方法,并分别作了比较

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太

用户评论

请输入评论内容

评分：

暂无评论