FPGA_ARM与DDR3布线指南

JESD79-3A-DDR3规范.pdf

Verilog语言中，DDR3控制器的实现通常体现了高度的工程技术和设计功底。其中，ddr3_ctrl.v是一个典型的Verilog代码文件，用于描述DDR3控制器的各种功能和操作。该代码文件中包含了

DDR3内存插槽电路图

由于系统带宽不断的增加,因此针对更高的速度和性能,设计人员对存储技术进行了优化。下一代双数据速率(DDR)SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的优势。这些器件

Altera宣布,Stratix III FPGA的DDR3存储器接口速率超过1067 Mbps。更宽的存储器带宽支持新的通信、计算和视频处理应用,以前很难实现这类应用或者需要增加存储器块才能实现。A

本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台,设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。

DDR3PCB布线指导，图文介绍，拓扑连接结构，等长设计规则，PCB示例一目了然

见了如此之多的DDR3文档，个人觉得写得最好的入门资料。大家可以下载下来慢慢品味，对仿真上的一些指标也是讲的简单易懂。重点就是通俗易懂。

DDR3的相关标准，用于DDR3的学习。英文文档。

DDR3最新规范JESD79-3C，又需要的朋友可以看一下。