推荐下载
-
大学EDA实验四位加法器和八位加法器
大学EDA实验，四位二进制加法器和八位二进制加法器
47 2019-05-01 -
十进制计数器vhdl语言
用vhdl语言来实现十进制计数功能。有清零，使能信号等等
29 2020-05-30 -
十进制加法运算汇编程序
用汇编实现十进制加法运算，从键盘输入两个一位十进制数相加并输出结果。
59 2019-07-17 -
加法器乘法器等运算电路
加法器、乘法器运算电路的相关知识介绍,比较详细,适合初学者,加法器包括超前进位加法器、曼彻斯特加法器、款位加法器、进位旁路加法器、进位选择加法器等,乘法器由树形乘法器等
15 2020-08-31 -
带进位的8位加法器的vhdl程序描述
带进位的8位全加器的 vhd程序 这是源代码 验证无误
62 2018-12-07 -
用VHDL语言编写的8位加法器的代码
里面是用VHDL语言编写的8位加法器的代码
55 2018-12-07 -
vhdl4位加法器和38译码器
vhdl4位加法器和3-8译码器合成及
23 2019-08-02 -
vhdl加法器设计8421BCD转5421BCD
vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出。
81 2019-04-27 -
基于VHDL的加法器及D触发器设计
采用数字逻辑设计思想，由一个触发器和反相器构成的三端输出触发器（分别是上下沿触发，高电平触发）
52 2019-12-27 -
加法器电路原理图解
在计数体制中,通常用的是十进制,它有0,1,2,3,...,9十个数码,用它们来组成一个数。但在数字电路中,为了把电路的两个状态(1态和0态)和数码对应起来,采用二进制较为方便,二进制只有0和1两个数
6 2021-01-16
用户评论