Verilog实现sobel图像边缘检测,并利用VGA显示,各模块均生成了bdf模块搭建在顶层文件中,直观方便,值得学习