串口收发verilog程序,可用来做HDL功能仿真。包含接收和发送两个模块。波特率115200,奇校验