十位同步复位计数器的verilogHDL程序

设计并制作一个两位十进制步进步进计数器，要求从0到80步进计数。

VHDL语言写的十进制频率计数器==============================libraryieee;useieee.std_logic_1164.all;useieee.std_log

EDA技术及应用课程相关实验:十进制计数器

文章是利用AT89S51单片机来设计可预置可逆4位计数器。

本文档是eda实验10位计数器的实验要求和程序范例

计算机组成原理实验8位地址计数器的代码，这是用VHDL编的

详细说明了4位十进制的VHDL表示方法，以此为经验可以编写任意进制的计数器

3位计数器.ms10

51单片机实现六位十进制计数器的研究

本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能. 通过该例子的设计, 可对同步N进制加法计数器输出Y的设定有进一步的认识.