华中科技大学电子科学与技术系课件主讲老师：刘政林郑朝霞1,VerilogHDL硬件描述语言基本语法2,常见电路如加法器、多路选择器、计数器、D锁存器、D触发器、分频电路、序列检测器的Verilog描述及其对应的电路结构3，组合逻辑电路、时序逻辑电路对应的Verilog描述及其可综合风格;4，数字电路测试方法与测试模块的编写；5，数字电路设计仿真工具、综合工具原理与使用；6，数字电路的FPGA设计原理、方法及其相应工具的使用；