这是我修改的testbench

u539112311 32 0 V 2018-12-15 20:12:36

这是我写的 DDR_IP的testbench.还是可以使用，具体看的那篇博客

推荐下载

testbench教程针对veril进行描述的

一个简单的加法器,可用modelsim进行仿真,里面包含testbench,在testbench里使用了textio,想学习textio的初学者可以参考一下

testbench,比实用较一、基本概念和基础知识二、实际testbench分析

一本非常好的关于Modelsim Testbench 的书籍很实用的

About Glitch Crash.the.Simulation.Barrier CummingsHDLCON1999_BehavioralDelays_Rev1_1 SOC_Verfication

1.激励的设置相应于被测试模块的输入激励设置为reg型,输出相应设置为wire类型,双向端口inout在测试中需要进行处理。方法1:为双向端口设置中间变量inout_reg作为该inout的输出寄存,

testbench,modelsim仿真工具

里面详细讲解了testbench的一些常用库,学习testbench书写,不错的教程.

Testbench study notes

用户评论

请输入评论内容

评分：

暂无评论