有关verilog的76例源码

【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描

包含：L76BNR02A01S.zip，L76BNR02A01S.zip和一份说明文档

最新L76C的固件包，包含：L76CNR01A03.zip和一份说明文档

L76L的最新固件包，包含：L76LNR02A02S.zip和一份说明文档

verilog的开发环境,但是我没弄明白,传上来大家研究一下

VerilogHDL既是一种行为描述语言，也是一种结构描述语言。即：描述电路功能行为的模型或描述元器件或较大部件互连的模型均可以用VerilogHDL实现。

An example of verilog

自己写的uart核 很好用

verilog简单的例子介绍,该例子是LCD的测试程序.

channdran76gha23 Basi HTML页面