自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。
pll锁相环的程序,里面含有注释可以编译使用的,采用matlab实现
关于matlab simulink 锁相环的仿真,有详细demo和仿真原理图以及各种例子
自己用simulink做的PLL仿真,需要的同志们可以看一下,互相交流
鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器,申明:这个程序也是我下载的,不过同步时间按可以控制,而且有点小毛病,我就不改正了,方便大家自己学习
答案(张厥盛 郑继禹 万心平 著) 西安电子科技大学出版
针对锁相环设计中的相位噪声和环路滤波器仿真设计,自带ADI芯片
锁相环(PLL)电路 通信电路设计 射频模块设计 无线通信
基于alfa-beta坐标系下的PLLMATLAB仿真
详细介绍了锁相环的工作原理,入门作用,介绍了锁相环组成及系统