Verilog加法器,比较简单的实现方式,适合初学者