Verilog实现Bayer转RGBVivadoIP核

基于verilog语言的实现UDP和IP的简单协议，在开发板上调试通过

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言。

CPU设计：用verilog实现cpu的设计，自己动手实现哦，感觉不错！

SPI的verilog实现，可以实现MCU与FPGA的通信，以及可以略加修改实现nios的IP核

sobel的verilog实现，已经在FPGA上验证，可用。。。程序优化过，可以跑比较高的频率。

经过验证，目前此网上比较少，给初学者参考。有很好的实际意义

SPI的verilog实现有详细的注释全面且容易理解好东西分享一下

包括发送模块，接收模块和testbench

该程序用verilog语言，实现cordic，可以求出cos,sin

用verilog语言实现一个简单的spi时序逻辑，代码风格简洁规范。