暂无评论
异步fifo的源代码，及测试程序
FPGA中的亚稳态 毛刺 异步FIFO 介绍亚稳态、毛刺以及异步FIFO
使用格雷码方式实现异步FIFO，使用VERILOG硬件描述语言
数字设计中经常设计到跨时钟域同步的问题，其中最为广泛采用的方法就是异步fifo实现多数据同步，文档里提供了一种实现方法。
介绍了基于FPGA的异步FIFO硬件实现
一种异步FIFO的VHDL实现 FIFO:一种先进先出的存储结构 本文利用VHDL编写的依托格雷码所实现的FIFO
FIFO的设计,先入先出,先入后出,后入先出。
FIFO配合管道PIPE，实现FIFO传递数据，PIPE触发epoll，异步IO效果
介绍了在实现异步及其在跨时钟域逻辑设计中的应用, 并利用码作异步指针的方法。
异步FIFO结构(极品资料中文版)
暂无评论