利用verilog语言编写的串并转换模块,已经经过验证通过。