该设计的频率和脉冲占空比都可变,且由外部输入引脚进行配置;其中可变周期(00表示40ms、01表示80ms、10表示120ms、11表示400ms),可变占空比(1/256~255/256);最终在Cyclone系列FPGA进行验证,满足要求。