cpld频率计

频率测量范围：信号为方波或正弦波，幅度为0.5~5V，频率为1~9999Hz

关于等精度频率计的设计，用VDHL编程设计数字频率计,除单片机、被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现

在51单片机上利用汇编语言实现的频率计，用于学习交流。

FPGA频率计设计程序调好的程序，不过锁存器那块还有些问题，不过是能用的……

3.2测量频率范围：分三档：1Hz~999Hz0.01kHz~9.99kHz0.1kHz~99.9kHz3.3测量周期范围：1ms~1s。3.4测量脉宽范围：1ms~1s。测量精度：显示3位有效数字（

凌阳频率计，源程序，采用等精度原理。可测24.5MHz

eda用quartus做的仿真，基本都是代码，可以考虑画图做顶层文件，略麻烦

VHDL编写的频率计，包括分频器，计数器，四选一，显示程序

频率计八位十六进制的。利用eda工具设计完成的，芯片型号可能不一样，注意修改喔，预祝实验成功

实现32位16进制的频率计，并经译码驱动显示。