基于乒乓数据存储机制的FPGA视频监控系统设计：为使FPGA视频监控系统的显示画面更流畅，数据存储采用兵乓机制设计。先将视频数据直接存储于SDRAM中，采用两个异步FIFO作为缓冲器，轮流接收SDRAM的数据，在将接收YUV422格式数据通过数据转换得到RGB565格式数据并驱动显示。该方案的顶层模块在modelsim中仿真成功，满足时序要求。