60进制计数器
因为使用nexys4板自带的时钟信号，频率约为100000000hz，若想实现每秒计时一次，首先利用分频器将时钟频率分频成1hz的信号，每当这个1hz的输入信号改变时计时器自增1，计时器最大值为59，计时器输出的2进制信号再转换成分别表示十位和个位的BCD码再传送给控制模块，控制模块负责接受BCD码和控制两个LED轮流显示数据
用户评论
推荐下载
-
verilog下的60进制计数
verilog下的60进制计数，简单易学，上手容易
26 2019-02-11 -
Protues纯硬件仿真16进制以内计数器
完全使用硬件进行的计数器仿真，是一个protues工程文件，可以直接使用较新版本的protues打开，注意版本不能过低！有四个单刀单掷开关选择进制。计数则可以采用手动计数和自动计数两种方式。
41 2018-12-09 -
VHDL十进制计数器的源代码
十进制计数器硬件描述语言VHDLQuartus2
30 2019-05-27 -
74160同步十进制计数器灵活应用
74160同步十进制计数器灵活应用74160741607416074160741607416074160741607416074160741607416074160741607416074160741
37 2019-07-11 -
置数的二十四进制计数器
集合数的 24 进计数器，简单明了，可以改成两位小数的计数器。
23 2019-06-21 -
基于basys2的12进制计数器
Based on basys2's 12-digit counter
42 2019-06-21 -
verilog4位十进制计数器
能设初始值，能实现加1，加2操作，并能在数码管上显示
62 2018-12-08 -
12进制计数器的VHDL程序设计
12进制计数器的VHDL程序设计
31 2019-04-30 -
十进制计数器设计2.docx
.
2 2023-02-08 -
同步十二进制加法计数器.zip
本电路实现了同步十二进制加法计数器的功能.该电路的设计是为了给电子钟模型电路提供技术支持,初学同步时序逻辑电路的朋友应仔细推敲该例的设计,以更快地掌握同步时序逻辑电路地设计方法.
24 2020-05-27
暂无评论