激励程序设计关于FPGA的DDS的激励程序设计(VerilogHDL)