AES加解密算法,各个模块有详细的代码,使Verilog语言编写,在FPGA上已经得到验证