基于QuartusII的CRC校验编码的门级电路的设计与实现
本次设计使用了串行的方法实现CRC校验和检验电路,其中信息码为16位,生成多项式为9位;CRC校验电路的关键是要弄明白其算法思想和电路的工作原理,即用异或和移位寄存器的组合来实现电路。 采用了自下向上的设计方法,以基于74系列门电路构建电路。并在具体的Altera公司的Cyclone器件库下进行综合,设计时,采用原理图输入法在Quartusll中进行设计和仿真,使整个设计工作更加简单、有效,既增强了设计者对数字集成芯片应用的理解,又体现了现代电子系统设计方法的优越性,仿真结果满足期望,符合要求。
文件列表
基于QuartusII的CRC校验编码的门级电路的设计与实现
(预估有个162文件)
shift_reg_4.bdf
35KB
CRC_system.bdf
36KB
D_FF_block.bdf
24KB
shift_reg_16.bdf
35KB
CRC_system.map.bpm
750B
CRC_system_global_asgn_op.abo
147KB
CRC_system.cmp.bpm
762B
CRC_system.root_partition.map.atm
15KB
CRC_system.root_partition.cmp.atm
21KB
CRC_block.bdf
83KB
用户评论