华为_FPGA设计全套.rar
(预估有个47文件)
华为_FPGA设计全套
硬件工程师手册_全.pdf
942KB
华为面经.doc
111KB
时钟透传技术白皮书.pdf
749KB
华为小数分频
000001.tiff
49KB
000002.tiff
41KB
000004.tiff
46KB
000009.tiff
19KB
000007.tiff
48KB
000005.tiff
49KB
000010.tiff
11KB
000006.tiff
48KB
000008.tiff
44KB
000011.tiff
13KB
000003.tiff
33KB
Synplify快速入门.pdf
120KB
Synplify工具使用指南.pdf
850KB
Verilog典型电路设计 华为.pdf
310KB
一种将异步时钟域转换成同步时钟域的方法.pdf
709KB
华为同步电路设计规范.pdf
402KB
FPGA技巧Xilinx.pdf
2.94MB
静态时序分析与逻辑...pdf
598KB
VHDL设计风格和实现.ppt
427KB
coding style.doc
94KB
HuaWei Verilog 约束
HuaWei Verilog 约束.pdf
111KB
华为FPGA设计流程指南.doc
132KB
华为FPGA设计规范.doc
131KB
华为_大规模逻辑设计指导书.pdf
3.45MB
Verilog HDL 华为入门教程.pdf
281KB
华为专利：一种快速无毛刺的时钟倒换方法
000019.tif
11KB
000007.tif
70KB
000016.tif
11KB
000009.tif
65KB
000017.tif
13KB
000001.tif
56KB
000012.tif
67KB
000015.tif
53KB
000010.tif
52KB
000002.tif
61KB
000008.tif
65KB
000014.tif
51KB
000004.tif
34KB
000013.tif
68KB
000003.tif
56KB
000006.tif
72KB
000011.tif
57KB
000005.tif
52KB
000018.tif
13KB
用户评论