FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你自己加进去就行了(Quartus里面有这个模块)。我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵