用VERILOG产生伪随机序列,已做仿真。仿真结果包含在工程中。