基于FPGA的8位十进制频率计设计_张淑骅

频率计设计1 设计要求 一、基本部分: 1.1被测信号波形为三角波,正弦波,矩形波。 1.2 被测信号幅度≥100mv。 1.3 被测信号频率位40Hz~1MHz 1.4 用4位数码管显示字符。 1.

完整的频率计设计，模块清晰，是我们的设计题。希望可以帮助你

很清晰的VHDL代码 频率计设计 风格清晰 代码易读性强

noisII 频率计设计,NOISII 建立的体系架构

MCU design frequency meter, 6-bit

基于单片机与FPGA的等精度频率计设计很不错的文章

基于FPGA的等精度数字频率计设计2005年10月　　　　　　　　　　　　　　　　　　实　验　科　学　与　技　术增刊・仪器设备研制、改进与检修・3基于FPGA的等精度数字频率计设计DesigningD

基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

十六进制频率计的EDA实验报告，数码管设计代码

学习笔记１：５位频率计;这是一个5位数的频率计程序，主频为12M，T1用于计数，T0用于1MS定时，;1MS到，读T1的高8位和低8位计数值，这是双字节的，因此最高测65535Hz频率。