数字逻辑设计

数字逻辑设计与VHDL描述，里面有详尽的介绍以及改课程的补充知识，如555振荡电路。本人觉得很实用，希望可以和你们一起分享，。

VHDL实现4选1数据选择器、共阴极7段数码管译码器、分频器、带异步复位的8421码十进制计数器，将分频器、计数器和数码管译码器3个电路进行连接

南京邮电大学，数字电路与逻辑设计课程课件 老师 电子科学与工程学院副院长 黄丽亚

——————

COP2000+数字逻辑设计综合实验仪主要包括21个区域 分部实验一、十六位ALU实验----分部实验五、中断控制实验

《数字电路与逻辑设计》授课教案重邮，是重邮的哦。非常棒的

你可能发现你综合出来的电路尽管没错，但有很多警告。这个时候，你得学会同步设计原则、优化电路，是速度优先还是面积优先，时钟树应该怎样设计，怎样同步两个异频时钟等等。推荐的教材是《FPGA权威指南》、《I

安徽大学电子信息工程学院数字电路与逻辑设计教学课件，考研复习可参考

只有简单的计时显示功能 1. 1Hz 可以从时钟输出电路直接获取。 2. 秒、分为 00～59 六十进制计数器。 3. 时为 00～23 二十四进制计数器。 4. 周显示从 1～7 日为七进制计数器。

《集成数字电路的逻辑设计》，搞硬件开发和集成电路设计的朋友，可以参考