状态控制模块设计三种状态,每种状态有一个状态机控制。每个状态机的VHDL语言程序如下:第一种状态(由两边到中间逐次亮又从中间到两边逐次灭):