设计与验证——veriloghdl

极好的学习VerilogHDL语言的资料。

VerilogHDL基础,适合初学者学习VERILOG 语言。

VerilogHDL 是硬件描述语言的一种，它是目前应用最广泛的一种硬件描述语言，用于数字系统的设计。设计者用它进行数字逻辑系统的仿真模拟、时序分析、逻辑综合。

VerilogHDL是一种硬件描述语言,其中HDL则是HardwareDescriptionLanguage的缩写。因此,利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外,利用Ve

Verilog HDL复杂数字系统设计-2012

浮点数的除法器设计，资料真的非常好，我做除法器的时候就是参考这本书的

基于VerilogHDL设计的PWM输出控制

王金明：《VerilogHDL程序设计教程》，适合Verilog入门的一些简单实例程序，上面的例子对加深Verilog语法理解非常不错……

基于VERILOG HDL的数字系统应用设计TP312/2645D2007∠世纪高等院校规划教材可编程逻辑器件快速进阶丛书基于 Verilog hDL的数字系统应用设计(第2版)王钿卓兴旺编著k第社北

用verilogHDL编写的常用触发器,有多种形式的,大家可以多多练习。