本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成,并且已经在modelsim10.1上仿真验证,在BASYS3上实现!