边缘检测的verilog代码,经过编译仿真证明所编代码正确。