推荐下载
-
axi_datamover.pdf
xilinxIP资料:datamover内核资料,该资料基于axi总线,可以用于xilinxzynq7000系列数据传输
18 2019-07-23 -
axi资料大汇总
axi资料大汇总,包含专题讨论,适合axi提高
27 2019-01-02 -
AXI协议笔记.pdf
适合初学axi协议以及应用fpga读写ddr的人
7 2021-04-16 -
axi_full.zip
AXI-full总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
13 2020-08-11 -
EDA PLD中的SOC时序分析中的跳变点
跳变点是所有重要时序分析工具中的一个重要概念。跳变点被时序分析工具用来计算设计节点上的时延与过渡值。跳变点的有些不同含义可能会被时序分析工程师忽略。而这在SOC设计后期,也就是要对时序签字时可能会导致
10 2020-11-06 -
完美时序讲述时序电路的经典
完美时序(讲述时序电路的经典),对一些不太熟悉时序电路的朋友可能会有一些帮助哦。。。
60 2019-01-17 -
时序模型建立的静态时序分析技术
时序模型建立是一种有效的静态时序分析技术 文章介绍了该技术的一种自底向上的综合策略的实现方 法 介绍了其设计思想和实现细节 重点对模型提取方法的时序模型建立问题进行了详细的分析 并给出了相应实 现过程
12 2021-04-19 -
详解FPGA的时序以及时序收敛
1.FPGA时序的基本概念FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备。我们的设计需要和其他的devices进行数据的交互,其他的devices可能是FPG
16 2020-08-11 -
EDA PLD中的在FPGA设计中时序就是全部
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧
13 2020-10-27 -
41_ZYNQ7020开发板Vivado操作_GPIO
在PS侧,有PS自己的IO pin,称为MIO,共有54个(编号0-53)。如果PS侧IO不够使用,则可以通过扩展的方式来使用PL侧的IO。扩展方式有两中:EMIO和GPIO。 EMIO 方式可以将P
12 2020-09-11
用户评论