基于VHDL语言的全减器设计的EDA实验报告