基于verilog的边沿检测设计源码,包括上升沿和下降沿检测。