文档目的：通过一个例子，详细介绍如何使用CycloneIIIFPGA实现对4片DDR的控制。包含内容：1.生成DDRControlIP核的过程；2.如何参考Altera所提供的IO管脚说明文档；3.如何分配DDR的数据线；4.如何分配DDR的地址线；5.如何分配DDR的控制线；6.在综合、布线过程中所需注意的实现细节，为提高效率如何使用的辅助工具；本文档为原创，是结合一个实际的项目所编写的，对其它的项目实现具有较强的借鉴和指导意义。