是用VHDL语言将数字频率计的各个部分功能实现了很好嗷!!
多功能数字钟VHDL程序本文所设计的数字钟具有通过reset键对时、分、秒调整功能.该设计分为六个部分:六进制计数器counter6,十进制计数器counter10,二十四进制计数器counter24
数字跑表具有复位、暂停、秒表计时等功能。3个输入端为时钟输入(clk)、复位(clr)、启动与暂停(pause)按键。
方案设计: 数字跑表的核心部件是计数器,给出合理的时钟脉冲从而实现最低位的计数以及对高位的进位。时序脉冲源由555定时器构成的多谐振荡器,设置特定的参数可以产生频率为100Hz的时序脉冲,为计数器提供
DDS的VHDL程序的功能仿真,已调通,,,,,,,,,,,,,,,,,,,
需要的朋友给你哦,这是毕业论文自己编写的
VHDL串口程序,好东西大家分享,敬请下载!
经典VHDL程序,基于quartersII编译环境。
.动态扫描显示程序:libraryieee;useieee.std_logic_1164.all;entitydtsm_xsisport(clk:instd_logic;B14,B13,B12,B11
适合初学VHDL的人用来练习,可以借鉴,虽然比较简单,但是还不错奥
