VHDL语言编写的十进制计数器和七段译码器，下来就知道了
VHDL七段译码器，输入二进制代码，通过译码器，能够直接在数码管上显示
实训七 计数、译码、显示电路 熟悉通用型十进制计数器、译码器、显示器的逻辑功能； 2．掌握计数器、译码器、显示器的应用。 二、实训内容 1．用十进制计数器、译码器、显示器组成一个十进制计数显示电路。
使用quartusii软件编写的十进制计数器，所用语言为Verilog
QuartusII上可用
VerilogHDL组合逻辑电路的设计——BCD七段译码器
用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。
四线_七段锁存-驱动译码器的详细资料，PDF格式
提供verilog设计十进制计数器源代码及测试代码。
0到99十进制显示译码计数器.dsn
用户评论