FPGA实现UART协议,用systemVerilog写的,可以把端口和信号的logic改成对应的reg,wire即可移植成功。