一个简单的verilog编写的DMAIPCORE,和大家分享一下

jestoo42629 35 0 RAR 2019-05-15 20:05:48

一个简单的verilog编写的DMAIPCORE,和大家分享一下绝对值得下载

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

没看明白,谢谢楼主

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

内容很全面,但是不太容易看明白,纯.v的代码。

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

内容很全面,但是不太容易看明白

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

挺专业的,可以参考,不太好看懂,但是对DMA的理解还是有帮助的。

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

挺好的,写的很简洁

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

不是基于amba的可以参考参考

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

基于wishbone总线的DMA操作,没有注释是个遗憾。待会我上传个带注释版的。

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

非常好很实用

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

帮同事下的,还不错

Generic placeholder image 卡了网匿名网友 2019-05-15 20:05:48

还有一个timescale的.v文件呢