12小时数字钟课程报告基于FPGA的vhdl语言设计